# Integrierte Logikschaltungen – Anwendung und Kennzeichnung

#### Eingänge:

Unbenutzte Eingänge nie offen lassen, sondern unter Beachtung der logischen Funktion auf logisch "0" (GND) oder auf logisch "1" (+ Vcc) legen. Die Eingänge - besonders bei der CMOS - Technologie - sind empfindlich gegen Überspannungen, besonders dann, wenn der Baustein noch nicht in eine Schaltung eingebaut ist! Vor Berühren der Anschlüsse (z.B. vor dem Herausnehmen aus der Transportverpackung) statische Elektrizität vom Körper ableiten, indem man einen geerdeten Gegenstand berührt (Heizkörper, Wasserleitung, Schutzkontakt). Eingänge dürfen prinzipiell nie an Spannungen gelegt werden, die die Grenzen der Betriebsspannungen (GND, +Vcc) überschreiten!

#### Ausgänge:

Ausgänge dürfen normalerweise **nie** parallelgeschaltet werden, außer sie sind ausdrücklich dazu geeignet, wie z.B. "Open Collector Outputs" oder "Tri State Outputs" oder sie führen sicher immer dasselbe elektr. Potential.

#### **Unbenutzte Gatter:**

Werden in einem IC nicht alle vorhandenen Gatter benutzt, sollten die Eingänge dieser Gatter auf GND gelegt werden.

### Betriebsspannung:

Je nach eingesetzter Logikfamilie (LS, C, HCT ...) ist der zulässige Betriebsspannungsbereich zu beachten. Die Versorgungsspannung (meist als + Vcc oder + Vdd bezeichnet) ist zu stabilisieren und genau einzuhalten.

#### Siebkondensatoren:

Pro IC ist möglichst nahe an seinen Versorgungsspannungsanschlüssen ein keramischer Kondensator (10 - 100nF) vorzusehen, um hochfrequente Störungen auf den Versorgungsleitungen zu unterdrücken. Pro Platine sollte zusätzlich mindestens ein Elektrolytkondensator (z.B. 10 - 100μF/ 16V) zwischen +Vcc und GND vorgesehen werden.

## Masseführung:

Je höher die Arbeitsfrequenz der Schaltung ist, desto mehr Augenmerk ist auf eine niederohmige "Null - Volt" –Führung zu legen. Am besten eine eigene "0 Volt" - Fläche ("Groundplane") vorsehen! Spannungsabfälle auf zu dünnen Leitungen (auch bei der "0 Volt" - Leitung!) können zu Fehlfunktionen der Schaltung führen!

Typenbezeichnung von digitalen Logikbausteinen:

(nur Beispiele, im Zweifelsfall gilt immer das Datenblatt des jeweiligen Herstellers!)

16 245 DW SN 74 ACT z.B. (b) (d) (e) (a) (c)

Herstellercode a) SN Texas Instruments - Digital IC National Semiconductors - Digital IC MM PC,HEF Philips CMOS - IC, CD Motorola CMOS 4000er Serie,

b) Gemeinsames Kennzeichen für eine Logikfamilie, auch für unterschiedliche Temperaturbereiche, z.B.

54 Digital-IC, Temp.bereich "Military":

- 55 °C bis + 125 °C - 40 °C bis + 85 °C, Digital-IC, Temp bereich "Commercial" 74 EPROMs, usw.

**Technologie des inneren Aufbaues** (0 - 3 Buchstaben) (T, LS = bipolare Transist., C = CMOS-Feldeffekttransistoren) c)

(entfällt) TTL LS Low Power Schottky ALS Advanced Low Power Schottky **CMOS** С Hi Speed - CMOS HC

Hi Speed - CMOS/TTL-kompatibel **HCT** ACT Advanced CMOS/TTL-kompatibel, usw. z.B. MM 7402 P Quad 2 Inp. NAND, TTL z.B. SN 74 LS 02 P Quad 2 Inp. NAND, LS z.B. PC 74 ALS 02 P Quad 2 Inp. NAND, ALS sind alle logisch kompatibel, aber wegen unterschiedliche interner Technologie nicht immer problemlos miteinander kombinierbar! (Außer z.B. TTL mit HCT und ACT!)

Typenbezeichnung (2 - 5 Ziffern) z.B.: d)

> Quad 2-Input NAND Gate 02 16xxx Widebus Driver - ICs Dual JK - FlipFlop 73 29xxx 8/9/10 Bit Driver - ICs. usw.

14 Hex Inverting Schmitt-Trigger

123 Retriggerable Monoflop

4008 4 Bit Full Adder, (IC aus der 4000er CMOS - Serie)

(IC aus der 4000er CMOS - Serie) 4518 **Dual Binary Counter,** usw.

e) **Gehäuseform** (Achtung! Code oft je nach Hersteller sehr unterschiedlich!)

Ρ Plastikgehäuse DIP (Dual - Inline - Package, Anschlüsse im Abstand 2.54 mm = 0.1 Zoll)

D Plastikgehäuse SO (SMD - Bauform, Dual - Inline, Anschlüsse im Abstand 1,27 mm), usw.